第三章 存储系统

3.3 高速缓冲存储器

中国大学MOOC
中国大学MOOC搜索：计组期末突击

3.3高速缓存存储器

本小节知识点分析

知识点	主要内容	难度	考频	常见题型	复习要点
1. Cache的基本原理	1-1 程序局部性原理	★★	高频	选择、填空、判断	重点，理解概念，一般会有一道选择填空题
	1-2 Cache的设置	★★★		选择、填空、判断	了解概念
	1-3 命中率	★★★	高频	选择、填空、判断计算	重点， 有计算题
	1-4 主存和Cache的编址	★★★★		选择、填空、判断	理解，为后续知识的基础
2. 地址映射	2-1 直接映射	★★★★★	必考	选择、填空、判断、**计算、设计、综合**	**重点之重点：** 1. 会写出三种映射下的主存地址结构 2. 和替换算法、写策略结合的综合体
	2-2 全相联映射				
	2-3 组相联映射				
3. 替换算法	3-1 替换算法	★★★			理解概念，单独考题的概率较低
4. 写策略	4-1 写策略	★★★			
5. 本小节的综合题目		★★★★★	必考		**重点之重点**

中国大学MOOC

3.3高速缓冲存储器

1. Cache基本原理

本知识点主要讲解：

- 程序局部性原理
  - 时间局部性
  - 空间局部性

  注意循环程序和顺序程序的局部性

- Cache的设置
  - 目的
  - 位置
  - 组织
  - 工作原理

  了解， 后续知识的基础

- 命中率
  - 命中率
  - 平均访问时间
  - 访问效率

  相关计算题

- 主存和Cache编址
  - 主存编址
  - Cache编址

  后续知识的重要基础

中国大学MOOC

3.3高速缓冲存储器

1. Cache基本原理

1-1 程序局部性原理

- 定义：CPU从主存取指令或数据时， 在一定时间内，只是对主存局部地址区域进行访问。
  - 时间局部性（Temporal Locality）在一个具有良好时间局部性的程序中，被引用过一次的内存位置很可能在不远的将来再被多次引用

    时间局部性程序结构体现：循环结构
  - 空间局部性（Spatial Locality）如果一个内存位置被引用了，那么程序很可能在不远的将来引用附近的一个内存位置

    空间局部性程序结构体现：顺序结构





程序局部性：在一个相对短的时间内， 处理器对内存的访问集中在比较固定的区域

3.3高速缓冲存储器

1. Cache基本原理

1-2 Cache的设置

- Cache是一个是由硬件自动管理的，容量较小、速度较快的SRAM的存储器，位于CPU和主存之间

记住



- 设置的目的：解决CPU和存储器速度差异的矛盾 记住
- Cache的设置是基于程序局部性原理

3.3高速缓冲存储器

1. Cache基本原理

1-2 Cache的设置

- 将当前CPU访问最活跃的信息从主存中复制到Cache中
- CPU与Cache之间以字为单位进行交换，主存和Cache之间以块为单位进行交换 记住
- 一个块是由若干个字组成， 是定长的
- *CPU*访问主存时，会将地址同时送给*Cache*和主存，若此字在*Cache*中，立即传给*CPU*；若不在，用主存读周期把此字所在的块送到*Cache*



3.3高速缓冲存储器

1. Cache基本原理

1-3 命中率

- 命中：当*CPU*访问主存某内容时，先检查该内容是否在*Cache*中，若在，则为命中

- 未命中：当*CPU*访问主存某内容时，若不在*Cache*，则为未命中，需要将要访问的单元所在块的所有字读入*Cache*中，以便下次访问

- 命中率：*CPU*访问*Cache*的次数占总访问次数的比例

$$h = N_C/(N_C + N_M)$$ 记住

其中：h为命中率

N_C表示*Cache*完成存取的总次数

N_M表示主存完成存取的总次数

举例： 假设CPU执行某段程序时，命中Cache2000次，非命中50次

Cache的命中率=$\frac{2000}{2000+50} = 97\%$

3.3高速缓冲存储器

1. Cache基本原理

1-3 命中率

- 平均访问时间

设 t_c 表示命中时的*Cache*访问时间，t_m 表示未命中时的主存访问时间，则*Cache*/主存系统的平均访问时间 t_a 为：

$$t_a = ht_c + (1-h)t_m$$ 记住

- 访问效率：用*e*表示访问效率

若设：$r = t_m/t_c$，则有：

$$e = t_c/t_a = 1/(r + (1-r)h)$$ 记住

举例： 假设CPU执行某段程序时，命中Cache2000次，非命中50次

Cache的存储周期为50ns， 主存的存储周期为200ns

平均访问时间：

$$t_a = ht_c + (1-h)t_m$$
$$= 0.97 \times 50ns + (1-0.97) \times 200ns$$
$$= 54.5ns$$

访问效率：

$$e = t_c/t_a = \frac{50}{54.5} = 91.7\%$$

注意命中率、平均访问时间、访问效率的计算题

3.3高速缓冲存储器

1. Cache基本原理

1-4 主存和 Cache 的编址

- 主存的地址
  - 主存：主存的数据块称为“块”，用B_j表示，j= 0,1,2,…,M-1,共有 M 块
  - 将主存分成M 块，$M = 2^m$，每块包含B 字，$B = 2^b$



- Cache的地址
  - *Cache*：*Cache*的数据块称为“行”，用 L_i 表示，i= 0,1,2,…,C-1,共有 C 行
  - 把Cache分成C 行，$C = 2^c$





块大小=行大小=2^b

3.3高速缓冲存储器

1. Cache基本原理

相关题目　类型一：基本概念

1. 某C语言程序段如下：

$$
\begin{aligned}
&for\ (i = 0; i <= 9; i++)\\
&\quad \{temp = 1;\\
&\quad\ for\ (j = 0; j <= i; j++)\\
&\qquad temp *= a[j];\\
&\qquad sum += temp;\ \}
\end{aligned}
$$

下列关于数组a的访问局部性的描述中，　正确的是（ A ）。

A. 时间局部性和空间局部性皆有 ✔

B. 无时间局部性，有空间局部性 ✘

C. 有时间局部性，无空间局部性 ✘

D. 时间局部性和空间局部性皆无 ✘

2. 对于下面这个函数，说法正确的是（ C ）。

```
int sumvec (int v[N])
{
    int i,sum=0;
    For(i=0;i<N;i++)
        sum+=v[i];
    return sum;
}
```

A. 对于变量 i 和sum，　循环体具有良好的空间局部性 ✘

B. 对于变量i、sum和$v[N]$，循环体具有良好的空间局部性 ✘

C. 对于变量 i 和sum，　循环体具有良好的时间局部性 ✔

D. 对于变量i、sum和$v[N]$，循环体具有良好的时间局部性 ✘

3.3高速缓冲存储器

1. Cache基本原理

相关题目

类型一：基本概念

3. 在高速缓存系统中，主存容量为12MB，$Cache$容量为400KB，则该存储器系统的容量为（ B ）。

A. 12MB+400KB　　B. 12MB

B. 12MB-12BM+400KB　　D. 12MB-400KB

存储系统的容量指的是主存容量

4. 访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache，在此过程中传送和写入信息的数据宽度各为（ C ）。

A. 块、页　B. 字、字　C. 字、块　D. 块、块

CPU与主存交换的基本单位是字，主存和Cache之间交换的单位是块

5. 对于由高速缓存、主存、硬盘构成的三级存储体系，CPU访问该存储器系统时发送的地址为（ C ）。

A. 高速缓存地址　　B. 虚拟地址

C. 主存物理地址　　D. 磁盘地址

如果没有虚拟存储，CPU发出的是主存地址；如果有虚拟存储，则为虚拟地址

3.3高速缓冲存储器

1. Cache基本原理

相关题目

类型二：直接计算命中率或者访问时间

1. 已知缓存-主存系统的效率为85%， 平均访问时间为60ns， 缓存比主存快4倍，求主存的访问时间和缓存的命中率。

解题方法：熟练灵活地使用命中率、平均访问时间和访问效率等公式

解： 设缓存-主存系统的效率为e， 平均时间为t_a，缓存的访问时间为t_c，命中率为h，主存的访问时间为t_m

根据 $e = \frac{t_c}{t_a} \times 100\%$

$t_c = t_a \times e = 60 \times 85\% = 51ns$

缓存比主存快4倍

主存的访问时间$t_m = t_c \times 5 = 51 \times 5 = 255ns$

根据 $t_a = ht_c + (1-h)t_m$

计算得$h = 95.6\%$

3.3高速缓冲存储器

1. Cache基本原理

相关题目

类型三：存储器性能的对比计算

2. 假设缓存的工作速度为主存的5倍，缓存的命中率为90%， 试问采用缓存后，存储器的性能提高多少?

解题方法：计算采用缓存前后的平均访问时间，然后进行对比

解： 设主存的存取周期为t_m，

缓存的存取周期为$\frac{t_m}{5} = 0.2t_m$

CPU的平均访问时间$= 0.2t_m \times 0.9 + t_m \times 0.1 = 0.28t_m$

采用缓存后， 存储器的性能为原来的$\frac{t_m}{0.28t_m} = 3.57$

提高了2.57倍

3.3高速缓冲存储器

2. 地址映射 三高考点

- 地址映射
  - 直接映射
  - 全相联映射
  - 组相联映射

记住三种映射方式下的主存的地址格式

必考点，选择填空、综合大题等多种题型的出题点

中国大学MOOC

3.3高速缓冲存储器

2. 地址映射

- 地址映射：将CPU送来的主存地址转换为Cache地址
- 地址变换主要是主存块号与Cache行号之间的转换
- 地址映射有三种方式：直接映射、全相联映射、组相联映射

3.3高速缓冲存储器

2. 地址映射

2-1 直接映射

- 映射思路：一个主存块只能复制到*Cache*的一个特定行中
- 映射关系：假设主存的块号为 j，*Cache*的行号为 i，则地址映射函数为：

$$i = j \bmod C$$

其中 C 表示*Cache*的行数

记住

- 优点：实现简单
- 缺点：不够灵活，利用率不高，冲突概率高

记住



- 主存地址结构



主存地址的长度$= m + b$

主存的块数$M = 2^m$

*Cache*的行数$C = 2^c$

标记$t = m - c$

块大小=行大小=2^b

3.3高速缓冲存储器

2. 地址映射

2-1 直接映射

举例： 假设主存容量为$512KB$， $Cache$容量为$4KB$，每个字块为16个字， 每个字32位，按字节编址

主存容量为$512KB$， 地址位数19位， $m+b=19$

每个字块为16个字，每个字 32位， 4个字节，每个字块一共$64B$， $b=6$

主存的块数=$\frac{512\text{KB}}{64\text{B}}=8\text{KB}$， $m=13$位

$Cache$容量为4KB， $Cache$的行数$\text{C}=\frac{4KB}{64B}=64=2^6$， $c=6$

标记$t=m-c=13-6=7$

主存地址

主存字块标记	Cache字块地址	字块内地址
7位	6位	6位

3.3高速缓冲存储器

2. 地址映射

2-2 全相联映射

- 映射思路：主存中的每一个块映射到$Cache$中的任何一个行中
- 标记存放的是该行内容的主存块的块号

  标记的位数=主存块号的位数m

- 优点：提高命中率，利用率，减少冲突率
- 缺点：标记位数增加，需要将主存的块和Cache的块全部进行比较，一般用相联存储器完成 记住



- 主存地址结构



主存地址的长度$= m + b$

主存的块数$M = 2^m$

$Cache$的行数$C = 2^c$

块大小=行大小=2^b

标记位数 $= m$

3.3高速缓冲存储器

2. 地址映射

2-2 全相联映射

举例： 假设主存容量为$512K \times 16$位，$Cache$容量为$4K \times 16$位， 块长为4个16位的字， 按字编址

主存容量为$512K \times 16$位， 地址位数为19位， $m + b = 19$

块长4个字，$b = 2$， 主存块数=$\frac{512K}{4} = 128K$,$m = 17$

全相联映射下，主存地址

主存字块标记	字块内地址
17位	2位

3.3高速缓冲存储器

2. 地址映射

2-3 组相联映射

- 映射思路：组间直接映射，组内全相联映射
  - 将$Cache$分为Q组，$Q = 2^q$，每组R行，$R = 2^r$
  - $Cahce$行数$C = Q \times R$
  - 函数关系：　$i = j \bmod Q$

    其中：i 为$Cache$组号，j 为主存块号
  - 主存块存放在组位置是固定的，存到组中的行位置是任意的
  - 组相联也被称为R 路组相联



记住

主存地址长度=$m+b$　块大小=行大小=2^b个字

主存的块数$M = 2^m$

$Cache$的行数$C = 2^c$　$Cache$的行数$C=QR$

Cache的组数$Q = 2^q$　每组的行数$R = 2^r$

$Cache$的组号位数$q = c - r$

主存字块的标记$t = m - q$

3.3高速缓冲存储器

2. 地址映射

2-3 组相联映射

举例： 假设主存容量为$512K \times 16$位，$Cache$容量为$4K \times 16$位， 块长为4个16位的字， 按字编址

主存容量为$512K \times 16$位， 地址位数为19位， $m + b = 19$

块长4个字，$b = 2$， 主存块数=$\frac{512K}{4} = 128K, m = 17$

$Cache$容量为$4K \times 16$位， $Cache$的行数$C = \frac{4K}{4} = 1K$， $c = 10$

若是二路组相联映射下，

$R = 2, r = 1$， 组数$Q = \frac{1K}{2} = 512$， $q = 9$

主存地址

主存字块标记	组地址	字块内地址
$t = m - q$ =8位	$q = c - r = 9$位	2位

若是四路组相联映射下，

$R = 4, r = 2$， 组数$Q = \frac{1K}{4} = 256$， $q = 8$

主存地址

主存字块标记	组地址	字块内地址
$t=m-q=9$位	$q = c - r = 8$位	2位

3.3高速缓冲存储器

2. 地址映射

小结一下：

- 当Cache大小、主存块大小一定时：
  - 直接映射命中率最低，全相联映射的命中率最高
  - 直接映射的判断开销最小、所需时间最短， 全相联映射的判断开销最大、所需时间最长
  - Cache要为每一块数据增加一个标记项，来指明它是主存中哪一块的副本
  - cache行的位数 = cache行标记项位数 + cache块位数
- 关于标记项： 每一个Cache的行都对应一个标记项

Cache标记项=有效位+脏位（全写法没有脏位，写回法有脏位）+替换控制位（有替换算法时）+标记位（与主存的高位相同）

记住

- 当组相联只有一组时，就等同于全相联映射；当每组只有一块时，就等同于直接映射

记住

3.3高速缓冲存储器

2. 地址映射

相关题目

类型一：基本概念

1. 在程序的执行过程中，Cache 与主存的地址映射是由（ D ）。

A．程序员调度的　　B．操作系统管理的

C．由程序员和操作系统共同协调完成的

D．硬件自动完成的

Cache的管理是由硬件自动完成的

2. 在缓存-主存的地址映射中，（全相联）灵活性强，（全相联）成本最高。

全相联映射的判断开销最大、所需时间最长，所以成本最高，并且灵活性最强

中国大学MOOC

3.3高速缓冲存储器

2. 地址映射

相关题目

类型一：基本概念

3. 一个n路组相联映射的缓存中，共有M 块数据，当$n=1$时，该缓存变为（ **直接** ）映射；当$n=M$时，该缓存变为（ **全相联** ）映射。

当组相联只有一组时，就等同于全相联映射；当每组只有一块时，就等同于直接映射

4. 命中率高且电路实现简单的Cache与内存的映射方式是（ **C** ）映射方式。

A. 全相联　B. 直接　C. 组相联　D. 哈希

命中率最高的是全相联映射，电路实现简单的是直接映射， 两者的结合就是组相联映射

中国大学MOOC

3.3高速缓冲存储器

2. 地址映射

相关题目

类型二：主存和Cache地址的编址

1. 容量为64块的Cache采用组相联映射方式， 字块大小为128个字， 每4块为一组。 若主存为4096块，且以字编址， 那么主存地址和主存标记的位数分别为（ D ）。

A. 16，6　B. 17，6　C. 18，8　D. 19，8

解： $Cache$为64块，$C = 64$， $c = 6$

字块大小为128个字，$b = 7$

每4块为一组，$\mathrm{R} = 4$， $r = 2$

$Cache$的组数$\mathrm{Q} = {}^{64}/_{4} = 16$　$q = 4$

主存为4096块， $M = 4096$，$m = 12$

主存地址的位数$= m + b = 12 + 7 = 19$

主存标记位数$t = m - q = 12 - 4 = 8$

3.3高速缓冲存储器

2. 地址映射

相关题目

类型二：主存和Cache地址的编址

2. 某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。 每个主存块大小为32B，按字节编址。 主存129号单元所在主存块应装入到Cache的组号是（ C ）。

A. 0　　B. 1　　C. 4　　D. 6

解： $Cache$有16块，$C = 16$，$c = 4$

采用2路组相联，$\mathrm{R} = 2$，　$r = 1$

$Cache$的组数$Q = \frac{16}{2} = 8$，　$q = 3$

每个主存块大小为32B，按字节编址，$b = 5$

129号地址$= 32 \times 4 + 1$

第129号单元是在主存中第5块的第1个字，块号为4

$j = 4$

根据组相联映射的映射关系，　$i = j \bmod Q$

得到：$i = 4$

129号单元应放在第4组中的任意块中

3.3高速缓冲存储器

2. 地址映射

相关题目

类型二：主存和Cache地址的编址

3. 一个32位微处理器主存地址32位，采用片内4路组相联Cache， 其存储容量为16KB， 其行大小为4个32位字， 主存地址格式中所确定的标记s-d、组地址d、字地址w分别是（ C ）位。

$A.\quad s-d=20, d=10, w=2$

$B.\quad s-d=18, d=12, w=2$

$C.\quad s-d=22, d=8, w=2$

$D.\quad s-d=20, d=9, w=3$

为了统一标识， $s-d=m-q$， $d=q$， $w=b$

解： 主存地址的位数为32位， $m+b=32$

$Cache$的行的大小是4个32位字, $B=4$， $\mathrm{b}=2$

$m=32-2=30$

Cache的存储容量是16KB，

按字编址， 字大小为32位

Cache的编址范围为=$\frac{16KB}{4B}=4K$ 4B是机器字长

Cache的行数$C=\frac{4K}{4}=1K$ $c=10$ 每行4个字

Cache的组数$Q=\frac{1K}{4}=256$， $q=8$ 每组4行

标记位$m-q=30-8=22$

3.3高速缓冲存储器

2. 地址映射

相关题目

类型二：主存和Cache地址的编址

解题方法：

1. 熟记三种映射下的主存地址结构
2. 熟记每种符号的含义
3. 按照题目给出的已知条件，求出各种符号具体的值
4. 带入到三种映射下的主存地址中

直接映射主存地址结构



全相联映射主存地址结构



组相联映射主存地址结构



3.3高速缓冲存储器

3. 替换算法

- 先进先出（FIFO）算法：将最早调入Cache的字块进行替换，不能提高Cache的命中率，容易实现，开销小
- 近期最少使用（LRU）算法：较好地利用局部性原理， 替换出近期用的最少的字块，LRU算法的平均命中率比FIFO算法高
  - 设置替换算法位，用于标记替换cache哪一行会被换出，2路时有一位LRU位， 4路时有两位LRU位 特别注意
- 随机法：随机地确定被替换的块，没有用到访存的局部性原理， 不能提高Cache的命中率

4. 写策略

- CPU对Cache的写入会更改Cache的内容， 有三种写替换方法保持一致：
  - 写回法：当CPU写Cache命中时，只修改Cache的内容， 而不立即写入主存，只有当此行被换出时才写回主存；如果不命中， 需要把所在字块调入Cache后再修改。需要对Cache每行设置一个“修改位”也称为“脏位”
  - 全写法（写直达法）：当写CPU命中时，Cache与主存同时写修改；未命中时，直接在主存中修改。
  - 写一次法：写命中与写未命中的处理方法和写回法相同，只是第一次写命中时要同时写入主存

定性理解每种方法的内涵， 注意和地址映射结合的综合题

3.3高速缓冲存储器

地址映射和替换算法

相关题目

1.在Cache中， 常用的替换策略有随机法（RAND）、先进先出（FIFO)、近期最少使用法（LRU），其中与局部性原理有关的是（ **C** ）。

A. 随机法　　B. 先进先出

C. 近期最少使用法　　D. 都不是

LRU算法根据程序访问局部性原理选择最近使用的最少的存储块作为替换的块

2. 假设主存地址位数为32位， 按字节编址， 主存和Cache之间采用全相联映射方式，主存块大小位1个字，每字32位， 采用回写（write back）方式和随机替换策略，则能存放32K字数据的Cache的总容量至少应有（ **D** ）位。

A. 1536K　B. 1538K　C. 2016K　D. 2048K

解： 主存块大小为1个字，32位，4个字节

按字节编址， 块的大小为4个字节， b=2

全相联映射，块号$= 32 - 2 = 30$位

写回法：需要1位修改位

随机替换策略， 无替换控制位

Cache的每一行包括：标记+数据

标记 = 有效位 + 修改位 + 标记位

$= 1 + 1 + 30 = 32$位

Cache的一行共计64位

Cache的总容量$= 32K \times 64 = 2048Kbit$

3.3高速缓冲存储器

5. 本小节的综合题目

类型一：主要考核不同地址映射下，主存地址结构以及主存地址和Cache地址的对应关系

1. 有一Cache系统，字长为16位，主存容量为16字*256块，Cache的容量为16字*8块，采用全相联映射。

（1）主存和Cache的容量各为多少字节？主存和Cache的字地址各为多少位？

解：（1）主存有256块， $M = 256$， $m = 8$

$Cache$有8行， $C = 8$， $c = 3$

块大小为16个字， $B = 16$， $b = 4$， 每个字16位$= 2B$

主存容量 $=$ 块数 $\times$ 块大小 $= 256 \times 16 \times 2B = 8912B = 8KB$

由于字长为16位，地址范围$=\frac{8KB}{2B} = 4K = 2^{12}$ 地址位数为12位

Cache的容量$=$ 行数 $\times$ 行大小 $= 8 \times 16 \times 2\mathrm{B} = 256\mathrm{B}$

地址范围$=\frac{256B}{2B} = 128 = 2^{7}$， 地址位数为7位



3.3高速缓冲存储器

1. 有一Cache系统，字长为16位，主存容量为16字*256块，Cache的容量为16字*8块，采用全相联映射。

（2）若原先已经依次装入了5块信息，问字地址338H所在的主存块将装入Cache块的块号及在Cache中的字地址是多少?

解:（2）字地址338H=0011 0011 1000，

其中低4位为块内地址， 高8位为块号

原先已经依次装入了5块信息，Cache的0-4块被占用， 因此主存的33H块可以装入Cache的第5行

对应的Cache地址为 101 1000=58H

	块号	块内地址
主存地址	8位	4位

	行号	行内地址
Cache地址	3位	4位



3.3高速缓冲存储器

1. 有一Cache系统，字长为16位，主存容量为16字*256块，Cache的容量为16字*8块，采用全相联映射。

（3）若块表中地址为1的行中标记着36H的主存块号标志，Cache块号标志为5H，则在CPU送来主存的字地址为368H时是否命中？若命中， 此时Cache的字地址为多少？

解： 当CPU送来的主存地址为368H=0011 0110 1000B

其中低4位为块内地址， 高8位为块号

其块号为36H， 块内地址为8H

因为快表中有36H的主存块号标志， 因此命中

从块表中得到Cacha的块号为5H，

Cache的字地址为58H



3.3高速缓冲存储器

类型二：主要考核Cache标记中的包含的项和位数，计算Cache的总容量

2. 某个Cache的容量大小为64KB，行长为128B， 且是四路组相联Cache，主存使用32位地址，按字节编址。

（1）该Cache共有多少行？多少组？

（2）该Cache的标记阵列中需要有多少标记项？每个标记项中标记位长度是多少？

解：（1）Cache的容量大小为 $64KB$ ，行长为$128B$，$b=7$

Cache的行数$C=\frac{Cache的容量}{行长}=64KB\div 128B=512$， $c=9$

因为是四路组相联， 组数$Q=512\div 4=128$， $q=7$， Cache共有512行，分为128组

（2）因为每行需要一个标记项，所以共需要512个标记

主存地址32位， 组相联方式中，

主存标记位$t=$主存地址$-$块内地址$-$组号地址$=$主存地址$-q-b=32-7-7=18$

3.3高速缓冲存储器

2. 某个Cache的容量大小为64KB，行长为128B， 且是四路组相联Cache，主存使用32位地址，按字节编址。

（3）该Cache采用LRU替换算法，若当该Cache为写直达式Cache时，标记阵列总共需要多大的存储容量？回写式又该如何？（提示：四路组相联Cache使用LRU算法的替换控制位为2位）

解：（3）Cache标记项=有效位+脏位（全写法没有脏位，写回法有脏位）+替换控制位（有替换算法时）+标记位（与主存的高位相同）

LRU的每个标记项需要两位替换控制位。 全写法没有脏位， 只有一个有效位

每个标记项的位数$= 18 + 2 + 1 = 21$， 总容量$= 512 \times 21 = 10752$位

如果是回写式需要增加一个一致性控制位， 总容量$= 512 \times 22 = 11264$位

3.3高速缓冲存储器

类型三：主要考核命中率和平均访问时间

3. 假设某计算机按字编址， Cache有4个行，Cache和主存之间交换的块大小为1个字。 若Cache的内容初始为空， 采用2路组相联映射方式和LRU替换算法， 当访问的主存地址依次为0，4，8，2，0，6，8，6，4，8时， 命中Cache的次数是（ **A** ）。

A. 1　　B. 2　　C. 3　　D. 4

解： Cache有4个行，2路组相联

Cache有2个组， 每组2行

因为访问的主存地址都是偶数， 所以都只能映射到第0组

		0	4	8	2	0	6	8	6	4	8
第0组	第0行	0	0	8	8	0	0	8	8	4	4
	第1行		4	4	2	2	6	6	6*	6	8
第1组	第2行										
	第3行										

只有1次命中， 第8次访问的6时

3.3高速缓冲存储器

类型三：主要考核命中率和平均访问时间

4. 一个直接映射的Cache有128个字块，主机内存包含16K个字块， 每个块有16个字， 访问Cache的时间是10ns， 填充一个Cache字块的时间是200ns， Cache的初始状态为空

（1）如果按字寻址，请定义主存地址字段格式， 给出各字段的位宽

解：（1） 按字寻址， 每个块有16个字， $b = 4$

Cache有128个字块， $C = 128$， $c = 7$

主存包含16K个字块， $M = 16K$， $m = 14$ 主存地址$= m + b = 14 + 4 = 18$

直接映射： 主存字块标记位数$= m - c = 14 - 7 = 7$

主存地址：

主存字块标记	Cache字块地址	块内地址
7位	7位	4位

3.3高速缓冲存储器

4. 一个直接映射的Cache有128个字块，主机内存包含16K个字块， 每个块有16个字， 访问Cache的时间是10ns， 填充一个Cache字块的时间是200ns， Cache的初始状态为空

(2) CPU从主存中一次读取位置16~210的字，循环读取10次， 则访问Cache的命中率是多少?

解： (2) 每个主存块为16个字， 读取位置16~210的字， 包含12块多3个字，

第一次读取时，第16个字，是第1块，放入第一行，所以不命中，第17~31个字都在第1块， 也放入第一行， 是命中的；

第32个字，在第2块，放入第二行，所以不命中，第33~47个字也都在第二块， 也放入第二行， 所以就命中

依次类推，在第一次读取中， 16，32，48，···208，一共13个数据不命中，其它都命中

第二次读取~第十次读取都是命中的

命中率$=1-\frac{13}{195*10}\times 100\% = 99.3\%$



3.3高速缓冲存储器

4. 一个直接映射的Cache有128个字块，主机内存包含16K个字块， 每个块有16个字， 访问Cache的时间是10ns， 填充一个Cache字块的时间是200ns， Cache的初始状态为空

（3）10次循环中， CPU平均每次循环读取的时间是多少?

解：（3） 填充一个Cache字块的时间是200ns， 这个时间中是包括读取主存的时间和调度时间的。

第一次循环中，因为有13次未命中， 所以需要填充Cache 13次

其它的读取都是命中， 只需要访问Cache，访问Cache 195-13=182次

总时间=$200ns \times 13 + 10ns \times 182 = 4420ns$

从第二次到第十次的9次循环因为都命中，只需访问Cache， 一共是$195 \times 9 = 1755$次

总时间= $1755 * 10ns = 17550ns$

故平均访问时间 = 总的访问时间/总次 = （$17550ns + 4420ns$）/$10 = 2197ns$

3.3高速缓冲存储器

类型三：主要考核命中率和平均访问时间

5. 有如下C语言程序段：

```
For (k=0;k<1000;k++)
    a[k]=a[k]+32;
```

若数组a及变量k均为int型，int型数据占4B， 数据Cache采用直接映射方式， 数据区大小为1KB， 块大小为16B， 该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为多少。

解： 数据a共有1000个int型数据， int型数据占4B，共占有4000B，每块大小16B

主存的块数= $4000B \div 16B = 250$（块）

Cache大小为1KB，每块大小16B，Cache的行数= $1KB \div 16B$ =64（行）

采用直接映射，块大小为16B， 一个块包含4个int型数据， 每次调用是4个int型数据

a[k]=a[k]+32; 这条语句的执行，既有对主存的读操作，也有写操作，对一个存储单元有两次操作

如果程序执行前为空，第一次读操作，不命中，第二次为写操作命中，块中剩下的三个数的读写操作都命中

一个块中的4个数据，需要读写8次， 只有一次不命中， 所以缺失率约为$^1/_8$（12.5%）

3.3高速缓冲存储器

类型三：主要考核命中率和平均访问时间

解题方法：

- 务必搞清楚不同地址映射下，主存和Cache直接的对应关系， 主存的块应放在Cahce的什么位置（当然首先要把块数和行数都计算出来）
- 一般这类题目都会对同一主存进行重复操作，要能准确分析出所有操作中命中的次数
- 最后计算出命中率或者缺失率
- 如果给出访问Cache的时间和访问主存的时间， 就可以计算出平均访问时间

3.3高速缓冲存储器

类型四：将地址映射、替换算法、写策略结合在一起综合题

6.某计算机有$64KB$的主存和$1KB$的$Cache$。 $Cache$每组2块，每块64字节。存储系统按组相联方式工作。请回答下列问题：

(1) 设计主存地址格式。

解： （1）主存$64KB$，地址位数16位，$m+b=16$

块的大小64字节，$b=6$

Cache的大小$1KB$， Cache的行数$C=\frac{1\text{KB}}{64\text{B}}=16$，$c=4$

Cache每组2块，$R=2$，$r=1$，Cache的组数$Q=$ 行数/每组行数 $={}^{16}/_{2}=8$，$q=3$

主存地址：

主存字块标记	组地址	块内地址
7位	3位	6位

3.3高速缓冲存储器

类型四：将地址映射、替换算法、写策略结合在一起综合题

6.某计算机有64KB位的主存和1KB的Cache。 Cache每组2块，每块64字节。存储系统按组相连方式工作。请回答下列问题：

（2）若Cache原来是空的，CPU以字节为单位，依次从0号地址单元顺序访问到1029号单元，再按此顺序重复访问存储器5次，替换采用先进先出算法，若访问Cache的时间为20ns，访问主存的时间为200ns，请计算Cache-主存系统的命中率、访问效率和平均访问时间。

解：（2） Cache是2路组相联， 一共8组，Cache中一共16行，每行大小是64个字节

从0号到1029号， 一共是1030个字， 每块64字节， 所以一共是16个块多5个字节

0-1023共16个块，可以全部放在Cache中，每次调用只有第1个单元不命中，共16次

1024~1029这6个字调入时， 整块调入， Cache已满

按照先进的先出，替换第0行

所以第一次，一共需要访问内存17次　　第0，64，128，···1024， 一共17次不命中

		第一次		第二次		第三次		第四次		第五次	
第0组	第0行	第0块	第16块*	第16块（1）	第8块	第0块	第16块	第16块	第8块	第0块	第16块
	第1行	第8块		第0块	第16块	第16块	第8块	第0块	第16块	第16块	第8块
第1组	第2行	第1块		第1块		第1块		第1块		第1块	
	第3行	第9块		第9块		第9块		第9块		第9块	
第2组	第4行	第2块		第2块		第2块		第2块		第2块	
	第5行	第10块		第10块		第10块		第10块		第10块	
第3组	第6行	第3块		第3块		第3块		第3块		第3块	
	第7行	第11块		第11块		第11块		第11块		第11块	
第4组	第8行	第4块		第4块		第4块		第4块		第4块	
	第9行	第12块		第12块		第12块		第12块		第12块	
第5组	第10行	第5块		第5块		第5块		第5块		第5块	
	第11行	第13块		第13块		第13块		第13块		第13块	
第6组	第12行	第6块		第6块		第6块		第6块		第6块	
	第13行	第14块		第14块		第14块		第14块		第14块	
第7组	第14行	第7块		第7块		第7块		第7块		第7块	
	第15行	第15块		第15块		第15块		第15块		第15块	

3.3高速缓冲存储器

类型四：将地址映射、替换算法、写策略结合在一起综合题

6.某计算机有64KB位的主存和1KB的Cache。 Cache每组2块，每块64字节。存储系统按组相连方式工作。请回答下列问题：

（2）若Cache原来是空的，CPU以字节为单位，依次从0号地址单元顺序访问到1029号单元，再按此顺序重复访问存储器5次，替换采用先进先出算法，若访问Cache的时间为20ns，访问主存的时间为200ns，请计算Cache-主存系统的命中率、访问效率和平均访问时间。

解： 因为采用先进先出算法，并且是组相联映射

第2次~第5次，每次都用3个单元不命中

命中率=$\frac{1030\times5-17-3\times4}{1030\times5}\times100\%=99.44\%$

平均访问时间 $t_a=ht_c+(1-h)t_m=0.9944\times20+(1-0.9944)\times200=21.006$

$$e=t_c/t_a=\frac{20}{21.006}=95.21\%$$

3.3高速缓冲存储器

7. 某计算机系统， 主存按字节编址， 容量为*4MB*，*Cache*容量为*16KB*，每块有8个字， 每字32位。只有*Load/Store*指令能对存储器进行读/写操作，其他指令只对寄存器进行操作，根据程序运行的统计结果， 每种指令所占的比例如下表所以。 已知Cache的命中率是*98%*， *Cahce*访问命中时的*CPI*是2.0，而*Cache*访问不命中时， 缺失的损失是25个时钟周期。

（1）若Cache采用四路组相联映射， 请给出主存地址中各个字段的位数

指令种类	指令所占比例
算术逻辑运算	35%
Load/Store	40%
转移	10%
其他	15%

解：（1）主存4MB， 地址位数22位，$m+b=22$

采用四路组相联，$R=4$，$r=2$

Cache：每字32位$=4B$

每块$=8\times 4B=32B$　$B=32B, b=5$　$m=17$

每组$=16KB/4=4KB$，　组数$=4KB/32B=128$组

主存字块标记	组号	块内地址
10位	7位	5位

3.3高速缓冲存储器

7. 某计算机系统， 主存按字节编址， 容量为*4MB*，*Cache*容量为*16KB*，每块有8个字， 每字32位。只有*Load/Store*指令能对存储器进行读/写操作，其他指令只对寄存器进行操作，根据程序运行的统计结果， 每种指令所占的比例如下表所以。 已知Cache的命中率是*98%*， *Cahce*访问命中时的*CPI*是2.0，而*Cache*访问不命中时， 缺失的损失是25个时钟周期。

（2）若Cache采用直接映射， 请给出主存地址中各个字段的位数；

解：（2）采用直接映射，

$$\text{行数}C = 16KB/32B = 512\ (\text{行}),\ c = 9$$

主存地址格式：

主存字块标记	行号	块内地址
8位	9位	5位

指令种类	指令所占比例
算术逻辑运算	35%
Load/Store	40%
转移	10%
其他	15%

3.3高速缓冲存储器

7. 某计算机系统， 主存按字节编址， 容量为*4MB*，*Cache*容量为*16KB*，每块有8个字， 每字32位。只有*Load/Store*指令能对存储器进行读/写操作，其他指令只对寄存器进行操作，根据程序运行的统计结果， 每种指令所占的比例如下表所以。 已知Cache的命中率是*98%*， *Cahce*访问命中时的*CPI*是2.0，而*Cache*访问不命中时， 缺失的损失是25个时钟周期。

（3）如果Cache命中率提高到100%， 那么机器的速度是原来（存在Cache缺失时）的多少?

解:（3） 假设总指令条数为n，没有缺失的时候访问存储器总时钟周期数为T_1，有缺失的时候为T_2

$$T_1 = \text{指令条数} \times CPI \times 40\% = 0.8n$$

$$T_2 = \text{访问Cache的时间} + \text{访问主存的时间}$$
$$= 98\% \times 40\% * 2n + 40\% \times (1 - 98\%) \times 25n = 0.984n$$

速度比值$= \frac{T_1}{T_2} = 1.23$

Cache全部命中比有缺失命中机器速度提高1.23倍

指令种类	指令所占比例
算术逻辑运算	35%
Load/Store	40%
转移	10%
其他	15%

3.3高速缓冲存储器

本小节需要掌握的内容

- Caceh的基本原理 → **掌握程序局部性原理、设置目的、命中率、地址格式**
- 地址映射 → **重点，三种映射的原理，主存地址格式，**
- 替换算法和写策略 → **定性了解， 重点是和地址映射相结合的综合题**

地址映射和替换算法、写策略相结合是综合大题的出题点

中国大学MOOC

本课时结束 记得复习哦

中国大学MOOC
中国大学MOOC搜索：计组期末突击